Ingénieur DFT ASIC

Secteur : microélectronique et circuits intégrés. Dans le cadre du développement d’un nouveau circuit intégré ASIC, vous prenez en charge les activités Design for Test (DFT), de la définition des spécifications à la vérification des mécanismes de test. La mission s’inscrit dans une prestation directe portant sur les services délivrés par l’ingénieur, et non dans un dispositif d’intermédiation de ressources. Vos responsabilités : • Contribuer de manière proactive aux spécifications et à l’architecture DFT, en collaboration étroite avec les équipes projet, afin de définir les exigences de test et de répondre aux standards de qualité attendus. • Intégrer efficacement les mécanismes DFT dans la conception RTL, selon une approche méthodique et cohérente avec les objectifs du projet. • Concevoir et générer des patterns de test robustes visant une couverture exhaustive des fonctionnalités de l’ASIC, afin de contribuer à la fiabilité et à la qualité du produit final. • Définir et insérer les chaînes de scan, mettre en œuvre la génération automatique de patterns de test (ATPG), intégrer les mécanismes d’autotest (BIST) et gérer l’injection de fautes pour optimiser les performances du processus de test. • Réaliser les vérifications DFT nécessaires pour évaluer la robustesse et l’efficacité des mécanismes de test et contribuer à la fiabilité du produit tout au long de son cycle de vie. • Concevoir et mettre en œuvre des tests adaptés pour évaluer le fonctionnement complet de l’ASIC et soutenir l’assurance qualité pendant le développement. • Apporter un support technique aux équipes de conception, de vérification et d’implémentation physique afin d’assurer une intégration DFT cohérente sur l’ensemble du cycle de développement. Environnement technique : flot de développement ASIC, RTL, VHDL, Verilog ou SystemVerilog, chaînes de scan, ATPG, BIST, injection de fautes et vérification DFT. Outils cités : Mentor Tessent DFTAdvisor ou Fastscan, Cadence Modus DFT Software Solution, Synopsys TetraMAX. Livrables attendus : spécifications et architecture DFT, mécanismes de test intégrés au RTL, chaînes de scan, patterns de test, vérifications DFT et tests contribuant à la qualité finale de l’ASIC.